PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03160377 A

(43) Date of publication of application: 10.07.91

(51) Int. CI

G01R 31/26 H01L 21/66

(21) Application number: 01299319

(22) Date of filing: 17.11.89

(71) Applicant:

NEC CORP

(72) Inventor:

MORI SUSUMU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT AND **TESTING PACKAGE BODY THEREOF**


(57) Abstract:

PURPOSE: To facilitate the checking of propriety at a connection point by arranging a semiconductor integrated circuit which has a plurality of logic inversion elements and a power source circuit for supplying power to the elements, provided that the number of the logic inversion elements connected to wires is one at most.

CONSTITUTION: A power source is connected to a power source printed wire 63 for logic inversion elements without being connected to a power source printed wire. As a result, a logic inversion element 25 is in operation and a body circuit 24 is not in operation. Under such a condition, a short-circuiting is caused with a short-circuiting bar 64 between signal printed wires 54 and 55, 56 and 57, 58 and 59, 60 and 61 and 62 and 53. Under such a condition, a series connection circuit of the element 25 performs a ring oscillation action, which is detected to allow the checking to see if pins 32b-42b are connected to the wires 52-62 normally. When a connection point is opened, no ring oscillation action is given, thereby

enabling the checking of a connection state with a very limited time.

COPYRIGHT: (C)1991, JPO& Japio



⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-160377

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月10日

G 01 R 31/26 H 01 L 21/66 G 8203-2G Z 7013-5F

審査請求 未請求 請求項の数 2 (全5頁)

会発明の名称

半導体集積回路およびその実装体の試験方法

②特 顧 平1-299319

②出 願 平1(1989)11月17日

 ⑩発 明 者 茂 利

 ⑪出 願 人 日本電気

進 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社

東京都港区芝5丁目7番1号

個代 理 人 弁理士 尾身 祐助

明細言

1. 発明の名称

半導体集積回路およびその実装体の試験方法

2. 特許請求の範囲

(1) 所定の機能を有する本体回路と、前記本体回路に接続された複数の配線と、該複数の配線のうちのいずれか二つの配線同を接続する複数の論理反転素子に対して給電を行う論理反転素子用電源回路とを備えた半導体集積回路であって、各配線に接続された論理反転素子は多くとも1個であることを特徴とする半導体集積回路。

② 論理反転素子用電源回路により前記複数の論理反転素子に給電し、複数の論理反転素子を直列 に接続してリング・オッシレータを構成する請求 項1記載の半導体集積回路の実装体の試験方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体集積回路に関し、特に、実装後の半田付けの良否判定を容易になしうるようになされた半導体集積回路およびその実装体の試験方法に関する。

[従来の技術]

従来の半導体集積回路の概略平面図を第3図に示す。同図に示されるように、半導体集積回路チップ10には、所定の機能を有する本体回路24 が形成されており、該本体回路24へは電源配線 11、接地配線12、信号配線13~22が接続 されている。これらの各配線はチップ周辺部において、ボンディングパッド11a~22aと接続

半導体集積回路チップ10はパッケージ30内に収容されている。31~42はリードフレームのリードであって、31は電源リード、32は接地リード、33~42は信号リードである。これらの各リードの内側先端部分は内部端子31a~42aとなされ、また、ぞの外側先端部分は、外

特開平3-160377 (2)

部との接続のための電源ピン31b、接地ピン32bおよび信号ピン33b~42bとなされている。半導体集積回路チップ上のボンディングパッド11a~22aとリードフレームに設けられた内部端子31a~42aとはそれぞれボンディングワイヤ26によって接続されている。

第4図は、従来の半導体集積回路の実装状態を示す平面図であって、実装は、半導体集積回路をプリント基板50上に搭載し、プリント基板上のプリント配線51~62と半導体集積回路のピン31b~42bとを半田付けすることにより行われる。

[発明が解決しようとする課題]

上述した従来の半導体集積回路は、所望の回路機能を呈するに必要な回路のみにより補成されているので、この半導体集積回路をプリント基板上に実装した後、実装点の良否(例えば、半導体集積回路の外部接続用ピンとプリント基板上のプリント配線との半田付け箇所の開放の有無)を確認する場合、少なくとも上述の半導体集積回路の入

この半導体集積回路の実装体の実装状態を試験するには、論理反転素子用電源回路によって論理反転素子に電力を供給するとともに試験用治具等の使用により、論理反転素子を直列に接続してリング・オッシレータを構成し、発振の有無を検出する。

[実施例]

次に、本発明の実施例について図面を参照して 説明する。

力 端子に全ての出力 端子の電位を変化させうる信号を与え入力端子群に対応した出力端子群の信号の変化を調べる必要がある。

しかも、通常一つのアリント基板上には、複数個の半導体集積回路を含む多くの部品が搭載・結 級されているので、この中の一つの半導体集積回 路の上記実装点の良否確認を行うためには、ほと んどアリント基板全体に対する機能テスト用信号 を印加し、試験を行う必要がある。

このため、従来の実装点の良否判定方法では、 最近の半導体集積回路の多ピン化や回路全体の大 規模化・複合化により、極めて複雑で大規模な試 験を行わなければならなくなってきている。

[課題を解決するための手段]

本発明の半導体集積回路は、所定の機能を有する本体回路と、該本体回路に接続された複数の配線と、該複数の配線の接地配線を除くいずれか2つの配線毎に接続された論理反転素子と、該論理反転素子に対して給電するための論理反転素子用電源回路とを有している。

第2図は、第1図の実施例のアリント基板への 実装状態を示す概略平面図である。同図に示されるように、半導体集積回路の電源ピン31b、4 3bは、アリント基板50上の電源アリント配線 51、63と接続され、同様に、接地ピン32b は接地プリント配線52と、信号ピン33b~4 2bは、信号アリント配線53~62と接続されている。

次に、本実施例半導体集積回路をプリント基板上に実装したときの試験方法について説明する。

第2図において電源プリント配級51にはは源プリント配級51には電源プリント配級51には電源プリント配級63には電源プリント配数63には電源を接続がする。このことなるが、などではかれる。この状態におかれる。この状態におかれる。この状態におかれる。この状態におかれる。この状態におかれる。この状態におりないないないがにより短いで、第2図に示すように、69、59間により短いではないでは、かつ、61間を治工具等により短いないないでは、かつ、回示されていないでは、カー64に治工具ではカーでは、カー64に治工具ではカー64に治工具ではある。

特開平3-160377 (3)

第2図においては、半導体集積回路内部の論理 反転素子が奇数の場合について示したが、 偶数の 場合においても、 アリント 萎板上の アリント 配線 どうしを治工具等により一時的に接続する際に、 その接続箇所中のいずれか1箇所について、論理

は、所望の機能を有する本体回路にリング・オッシレータを構成するための論理反転回路とこの同路の動作を制御するための電源供給回路とを付加したものであるので、本発明によれば、本体回路にわずかなテスト用回路を付加するのみで、半導体集積回路の外部リードとそれが実装されたアリント基板上のアリント配線との接続点の良否を極めて容易に確認できる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す概略平面図、第2図はこの実施例の実装状態を示す平面図、第3図は従来例を示す概略平面図、第4図はこの従来例の実装状態を示す平面図である。

 10…半導体集積回路チップ、
 11…電源

 配線、
 12…接地配線、
 13~22…信

 号配線、
 23…論理反転素子用電源配線、

 11a~23a…ボンディングパッド、
 24

 …本体回路、
 25…論理反転素子、
 26

 …ボンディングワイヤ、
 30…パッケージ、

反転素子を経由して接続することにより、全体として奇数の論理反転業子による直列回路を形成することができリング・オシレーション動作を行わせることができる。

上記実施例では、半導体集積回路毎に試験を行うものであったが、治工具等により複数個の集積 回路に関して論理反転素子の一つの直列接続回路 を形成するようにすれば、より効率的に試験を行うことができる。また、実施例では、電源配線 1 1 に対しては論理反転素子を接続しなかったに論理 反転素子を接続するようにすれば、電源ピン31 bの接続状態についても試験を実施することができる。

なお、通常の回路動作を行わせる場合は、電源 ピン43bに電源電圧が印加されることはないの で、論理反転素子は動作せず、この素子が本体回 路の通常動作に影響を及ぼすことはない。

[発明の効果]

以上説明したように、本発明の半導体集積回路

 31…電源リード、
 32…接地リード、

 33~42…信号リード、
 43…論理反転素

 子用電源リード、
 31a~43a…内部端子、

 31b、43b…電源ピン。
 32b…接地ピン、


 ン、
 33b~42b…信号ピン。
 50…

 ブリント基板。
 51、63…電源プリント配線。
 53~6

 2…信号アリント配線。
 64…短絡バー。

代理人 弁理士 尾身祐助

特開平3-160377 (4)



第 1 図

10…半導体集積回路チップ

11…看來配線

12…待此配版

13~22…估号配株

23…論理反転終予用電源配線


11a~23a…ポンディングパット

24…本体回路

25…反転輪環系子

26…ポンディング ワイヤ

1 (24)
30 ··· パッケージ
31 ··· 電源リード
32 ··· 排地リード
33 ~ 42 ··· 信号リード
43 ··· 論理 反取原子用電源リード
31a ~ 43a ··· 内部 端子
31b · 43b ··· 電源 ピン
32b ··· 指地ピン
33b ~ 42b ··· 信号ピン



50… プリント基权


53~62…信号プリント配線

51.63…電源プリント配線


64 … 短絡ハー

52… 存地プリント配線

特開平3-160377 (5)



第 3 図



-503-